Kirchhoff, Michael; Wagner, Lothar; Fengler, Wolfgang:
Compiler optimization on instruction scheduling for a specialized real-time floating point soft-core processor
In: Advances in Electrical and Computer Engineering : AECE, Jg. 19 (2019), Heft 3, S. 57 - 68
2019Artikel/Aufsatz in ZeitschriftOA Gold
Technische Universität Ilmenau (1992-) » Fakultät für Informatik und Automatisierung (1992-) » Institut für Technische Informatik und Ingenieurinformatik (2005-) » Fachgebiet Rechnerarchitektur und Eingebettete Systeme (2010-)
Damit verbunden: 1 Publikation(en)
Titel in Englisch:
Compiler optimization on instruction scheduling for a specialized real-time floating point soft-core processor
Autor*in:
Kirchhoff, MichaelTU
GND
1196363374
ORCID
0000-0002-3736-3257ORCID iD
SCOPUS
57200147609
Sonstiges
der Hochschule zugeordnet
korrespondierende*r Autor*in
;Wagner, LotharTU
SCOPUS
57210991478
Sonstiges
der Hochschule zugeordnet
;Fengler, WolfgangTU
GND
13280123X
SCOPUS
6603642586
Sonstiges
der Hochschule zugeordnet
Erscheinungsjahr:
2019
Open-Access-Publikationsweg:
OA Gold
DOI
10.4316/AECE.2019.03007
Scopus ID
85072200729
PPN:
1678126160
Sprache des Textes:
Englisch
Erschienen in
Advances in Electrical and Computer Engineering : AECE
Erscheinungsort:
Suceava
Verlag:
[Verlag nicht ermittelbar]
Erscheinungsjahr:
2008
Open-Access-Publikationsweg:
OA Gold
in:
Jg. 19 (2019), Heft 3, S. 57 - 68
ISSN
1844-7600 Verfügbarkeit online & gedruckt anzeigen
ISSN
1582-7445 Verfügbarkeit online & gedruckt anzeigen
PPN:
625422015
ZDB ID
2551047-2
URL:
http://www.bibliothek.uni-regensburg.de/ezeit/?2551047
Sprache des Textes:
Englisch
Datenträgertyp:
Online-Ressource
Ressourcentyp:
Text
Teil der Statistik:
Nein
Schlagwort, Thema:
Dynamic compiler ; Optimization methods ; Processor scheduling ; Scheduling algorithms ; Vector processor
Datenträgertyp:
Online-Ressource
Ressourcentyp:
Text
Peer Reviewed:
Ja
Teil der Statistik:
Ja
DESTATIS Fachsystematik:
3530 Ingenieurinformatik/Technische Informatik

Abstract in Englisch:

This paper presents the authors' research in the field of specialized optimizing assembly language compilers for embedded real-time soft-core processor systems on FPGAs. With this soft-core processor, we are targeting a highly specialized field of applications that require large floatingpoint precision and other unique characteristics. Therefore, a specialized optimizing assembly language compiler is necessary in order to provide the needed machine code and optimize it in a way that efficient usage of the internal parallelism mechanisms is possible, resulting in major performance benefits on single-core, multi-core and vector processors. One important key feature is the design-time analyzability to meet the hard real-time constraints of any given problem.