- GND
- 1313837679
- ORCID
-
0009-0008-1672-1351
- SCOPUS
- 57939101600
- Other
- connected with university
- GND
- 136084575
- ORCID
-
0000-0002-7195-4253
- ResearcherID
- M-8079-2013
- SCOPUS
- 55665924300
- SCOPUS
- 57191348264
- SCOPUS
- 57192427884
- SCOPUS
- 57200087717
- Other
- connected with university
- GND
- 1205341773
- ORCID
-
0000-0002-4795-3517
- SCOPUS
- 57195283782
- Other
- connected with university
Abstract in German:
Aktuelle und zukünftige Mobilfunkstandards erfordern Bandbreiten von über 2 GHz sowie die kohärente Verarbeitung mehrerer Transceiverkanäle für Anwendungen auf Basis von Gruppenantennen. Für die Forschung und Entwicklung auf diesem Gebiet potenziell geeignete Hardwareplattform-Typen werden in dieser Arbeit kurz verglichen. Als geeignetster Ansatz für die Realisierung generischer, ultra-breitbandiger, mehrkanaliger und kohärent abtastender Transceiver wird die Xilinx RFSoC Field Programmable Gate Array (FPGA) Plattform im Detail betrachtet. Um Abtastwerte zur Speicherung oder Verarbeitung vom RFSoC an andere Geräte des Messsystems zu übertragen, wird ein universelles, modulares und rekonfigurierbares FPGA-Design für das Streaming mehrerer kohärenter Analog-Digital-Wandler Kanäle über 100 Gbit/s Ethernet entwickelt und implementiert. Dies ermöglicht die Nutzung konventioneller Netzwerk- und Servertechnik anstelle von dedizierter proprietärer Hardware. Die Analog-Digital-Wandler der aktuellen RFSoCs erreichen Abtastraten von bis zu 5 GSa/s und ermöglichen damit eine theoretische, gleichzeitige Signalbandbreite von 2,5 GHz. In dieser Arbeit werden zwei analoge Front-End-Architekturen untersucht, die durch die Kombination zweier Kanäle die zusammenhängende Bandbreite mit flachem Frequenzgang und ohne Aliasing verdoppeln. Die theoretischen Eigenschaften des Inphase Quadratur (I/Q)-Samplings mithilfe eines 90°-Hybridkopplers und des Interleaved-Samplings über einen Power-Splitter werden analytisch hergeleitet und die Auswirkungen nicht idealer Systemeingenschaften modelliert. Beide Front-End-Architekturen werden aufgebaut und ihre Leistung durch Messungen verifiziert, wobei das implementierte Ethernet basierte Sample-Streaming zum Einsatz kommt. Es wird gezeigt, dass die gewünschte Bandbreitenerweiterung realisiert werden kann. Bereits ohne Kalibrierung werden bis zu 36 dB Image Rejection Rate (IRR) erreicht. Die resultierenden Werte liegen hierbei in der Regel 4 bis 8 dB unterhalb der theoretischen Grenzen.